FPGA开发中Testben读取外部文件的方式

1. 文件读写的作用 为什么需要使用Verilog语言读取/写入文件呢，主要是由于我们有时候需要将数据准备和分析的工作从Testbench中隔离出来，便于协同工作，需要调试一些寄存器的值，就需要通过文本中获取数据，然后来调试Verilog程序；这些文本信息可以通过C/C++、Excel表格、Matlab等工具，因此，在代码测试的时候会文件的输入和输入的语法有助于你分析你的程序逻辑是否正确。 2.

>>阅读原文<<