Zynq动态更新FPGA比特流

ZYNQ-7000的结构是ARM+FPGA,在脱离JTAG的状况下,PL的配置只能经过PS来完成。正常上电的加载顺序是,FLASH/SD - > FSBL -> PL BITSTREAM -> PS ELF,那么在整个系统所有加载完成之后是否有办法从新给PL配置程序呢?答案是确定的。app XILINX官方的BSP裸机例程里有xdevcfg的驱动代码,里面有个例程叫作POLL_EXAMPLE,就是
相关文章
相关标签/搜索