verilog - JavaShuo

verilog

verilog

verilog

全部

Verilog中的reg必定会被综合成寄存器么

2019-11-29 verilog reg 必定会被综合寄存器

win7+vim搭建+verilog HDL IDE

2019-11-29 win7+vim win vim 搭建 verilog hdl ide Unix

分频器的Verilog实现

2019-11-29 分频 verilog 实现

Verilog 模块参数重定义（转）

2019-11-29 verilog 模块参数定义

verilog 实现加法器

2019-11-30 verilog 实现加法器

【转载】Verilog中的parameter

2019-12-04 转载 verilog parameter

4位超前进位加法器-Verilog HDL

2019-12-04 超前进位加法器 verilog hdl

verilog位拼接运算符细节问题

2019-12-04 verilog 拼接运算符细节问题

verilog语言分别设计1、2、三段式状态机

2019-12-04 verilog 语言分别设计三段式状态

HD，3G视频数据中行号的插入方法---Verilog代码实现

2019-12-04 3g 视频数据行号插入方法 verilog 代码实现

« 69 70 71 72 73 74 75 76 77 »

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。