时序逻辑电路

锁存器：具有记忆功能，仅仅在高\低电平可以对输入信号敏感改变状态 Q（n+1）=D 分析 C=0，因此Rd非和Sd非均为1，此时不影响输出结果（因为实际决定Q（n+1）还是原来的Q）所以保持不变 C=1，如果D=0则迅速把结果传递到Rd非=0和Sd非=1，由于有0，Q非直接为1，Q为0 反过来D=1一样分析 触发器：仅仅在上升沿下降沿那个瞬间才会改变状态 两个锁存器相连的结构，分析如下 首先可知，

>>阅读原文<<