基于AHB总线的master读写设计（Verilog）

一、AHB总线学习    1. AHB总线结构                 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲裁器提出使用总线的请求hbusreq信号，仲裁器通过仲裁（多主机使用总线的优先级）授权（hgra

>>阅读原文<<