AHB-Lite总线跨时钟域设计
目前有一个工作需求，由于CPU总线的CLK和Peripheral IP的CLK不在同一个时钟域下面，所以需要对两个IP间的跨时钟域总线进行一个异步处理，总线标准为AHB-Lite。 架构图设计如下 先画个图，后面细节补充
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
相关文章
- 1. 跨时钟域设计二
- 2. SoC设计--多时钟设计（跨时钟域设计）
- 3. 跨时钟域传输总结
- 4. 跨时钟域处理方法总结
- 5. 跨时钟域问题
- 6. 跨时钟域处理
- 7. 跨时钟域笔记（一）
- 8. FPGA 跨时钟域处理。
- 9. FPGA(六)：跨时钟区域
- 10. 跨时钟域笔记（三）