FPGA入门系列1

模块书写 Verilog HDL 语言的基本语法与 C语言相似，因此与 VHDL 相比较更容易上手。但与C语言有很大的不同，在执行上，C语言是顺序执行，而Verilog HDL在always块里是顺序执行，但每个always块之间是并行的，所以FPGA相比与传统的单片机、DSP速度上要快很多。 本章将会在实际小项目的基础上，以 Verilog HDL 语言为主， 教读者怎么更方便、更高效的学习 F

>>阅读原文<<