verliog and FPGA实验小记----------实验六：移位寄存器

一.实验目的 掌握移位寄存器的工作原理和设计方法。 理解串并数据转换的概念和方法。 二.实验环境 装有ModelSim和ISE的计算机。 Sword实验系统。 三.实验任务 用VerilogHDL语言设计实现8位带并行输入的右移移位寄存器，在ModelSim上实现功能仿真。 生成FPGA设计文件，下载到Sword实验系统上验证电路功能。 四.实验原理 实验原理 在移位寄存器中,要求每来一个时钟脉冲

>>阅读原文<<