HDL设计之低功耗设计

本文转载自IamSarah博友的原创文章！ 最近在看《硬件架构的艺术》这本书，本篇博文也是来自书中的内容。随着工艺的进步，低功耗设计显得越来越重要了。作为一个数字前端设计师，我们就来看看如何在RTL级别减低功耗。实质上在大规模ASIC设计中，当RTL级设计完成的时候，整个系统至少80%的功耗就已经确定。后端流程没有办法修复微架构，而微架构和RTL代码风格对于动态和静态功耗有极大的影响。下面就说说在

>>阅读原文<<