【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源（六）

声明：本文为原创做品，版权归akuei2及黑金动力社区共同全部，如需转载，请注明出处http://www.cnblogs.com/kingst/ 2.5 低级建模的资源 低级建模有讲求资源的分配，目的是使用“图形”来提升建模的解读性。post 图上是低级建模最基本的建模框图，估计你们在实验一和实验二已经眼熟过。功能模块（低级功能模块）是一个水平的长方形，而控制模块（低级控制模块）是矩形。组合模块，

>>阅读原文<<