基于XILINX FPGA的卷积神经网络（四）

最后也是最关键的，就是在fpga上搭建出卷积神经网络的结构。 我使用的fpga是xilinx的xc6slx45，以下是最后的资源使用情况 其中设计最重要的就是解决二维卷积的问题，我采用了shift ram ip核 但是使用会遇到一个问题：需要剔除一些无效数据。 具体如下： 同时，这种结构也可以用在maxpooling上。 激活函数使用RELU，在verilog中只需要一行代码就能搞定 整个设计用到

>>阅读原文<<