System Generator系列之多速率系统的使用（上）

前言 玩FPGA的都知道，跨时钟域进行处理设计是很常见的事，而常见的有使用FIFO或者双口RAM实现跨时钟域的数据传输，再进而处理，本次将讲一下在System Generator中使用多速率系统，分成以下三个步骤进行： 第一步：创建时钟域层次结构 第二步：创建异步通道 第三步：指定时钟域   在开始之前，需要运行一个.m的文件，用于之后对模块进行配置时所需要的变量赋值，该文件可在文末回复关键字获得

>>阅读原文<<