System Generator系列之多速率系统的使用（中）

前言 上一篇将创建的设计模块分成了三个时钟层次的子系统，此时子系统之间的数据由于时钟未同步，导致数据在传播时，采样所得的数据会有错误，因此需要建立一个异步通道，使得各时钟通道之间的数据可以准确的被传输。 建立异步通道 该设计将使用FIFO进行，FIFO（First-In-First-Out）也就是指FIFOs中的数据是先进先出的，控制信号可以确保仅在当前数据有效时才可被读取，并且仅当有可用空间时才

>>阅读原文<<