实例案例— 计数器

实例二 计数器(基于Robei的实验案例） 2.2.1. 本章导读 计数器在数字逻辑设计中的应用十分普遍，能够对时钟信号进行计数，分频和产生序列信号，也能够用在计时器和串并转换等电路。此次咱们就来学习一下如何用Robei和Verilog语言来设计一个4比特计数器。 设计要求 计数器对每一个时钟脉冲进行计数，并将数值输出出来。如今咱们来设计一个4比特的计数器，其范围在0～F之间，也就是计数到最大值1

>>阅读原文<<