采用FPGA IP实现DDR的读写控制的设计与验证

   随着高速处理器的不断发展，嵌入式系统应用的领域愈来愈普遍，数字信号处理的规模也愈来愈大，系统中RAM规模不断增长，好比视频监控、图像数据采集等领域，图像处理的实时性对RAM带宽的要求不断增长，传统的SDRAM在带宽上已经逐渐没法知足应用要求，DDR SDRAM(双倍速率SDRAM)采用在时钟CLK信号的上升和降低沿，双沿作数据传输；比传统的SDRAM只在时钟上升沿传输的方式，传输带宽增长了一

>>阅读原文<<