FPGA基础知识28(PL控制PS端DDR的设计2)

来自：https://www.cnblogs.com/christsong/p/5674733.html   虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。 　　AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公

>>阅读原文<<