数字芯片设计流程之verilog设计

数字芯片设计流程： 功能验证之前与工艺库没多大联系，验证芯片设计的功能是否正确，针对抽象的代码进行功能验证理想值。 一致性验证确保生成的网表和代码设计功能一致；DFT之后是数字后端。 静态时序分析，从逻辑综合开始拿给后端，确保每一个阶段没有问题。 后仿真，证明加入延迟后功能是否正确。   一、verilog设计 可综合语句四大关键字：always、if-else、assign、case 1、if-

>>阅读原文<<