用Verilog语言实现一个简单的MII模块

原文:http://www.cnblogs.com/hc101/p/6703805.html 用Verilog语言实现一个简单的MII模块   　　项目中要求简单地测试一下基于FPGA的模拟平台的RJ45网口，也就是需要实现一个MII或者RMII模块。看了一下官方网口PHY芯片的官方文档，还是感觉上手有点障碍，想在网络上找些参考代码看看，最后只在opencores找到了一些MAC层控制模块，代码庞

>>阅读原文<<