使用verilog实现模块级联

为什么80%的码农都做不了架构师？>>>    一个verilog程序可以包含多个模块，以满足一个复杂的程序设计。调用多个模块是通过端口关联来进行实现的，这种调用实际上是 一种硬件电路的嵌入，调用的方式是模块实例化，其中端口关联有两种方式：一种是位置关联，一种是名称关联，形式为“.端口名(变量名)“，实现端口与变量的关联。下面通过两个半加器来实现一个全加器来加以说明调用的方式： moudle Ha

>>阅读原文<<