用verilog写一个最简单的CPU
//最简单计算机核设计 2009-4-29(可下载到开发板验证） //能够用QuartusII编译下载 //解释权姜咏江 Email:accsys@126.com, //参考书:姜咏江.PMC计算机设计与应用.清华大学出版社.2008-5设计 //基本输入时钟clock //复位控制：reset_n,低电位有效 //基本输出：o //程序存储器iram,16位，高5位是类指令代码,用imem16
相关文章
- 1. 三步教你用Verilog写一个CPU：第一步
- 2. 再硬写一个最简单的HTTPSERVER
- 3. 用PHP写一个最简单的解释器Part4（写一个最简单的脚本语言）
- 4. 三步教你用Verilog写一个CPU：第三步
- 5. 三步教你用Verilog写一个CPU：第二步
- 6. Verilog的简单介绍（一）
- 7. 使用Verilog搭建一个单周期CPU
- 8. 用 React.js 写一个最简单的 To-do List 应用
- 9. 简单的写一个GreenDao
- 10. 写一个简单的webserver
- 更多相关文章...
- • 第一个MyBatis程序 - MyBatis教程
- • 第一个Hibernate程序 - Hibernate教程
- • TiDB 在摩拜单车在线数据业务的应用和实践
- • Git可视化极简易教程 — Git GUI使用方法
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
