MSP430F1612 基础时钟模块(Basic Clock Module)

目的       基础时钟木块提供MSP430Fx1xx的各个外设或者CPU的时钟,这里咱们对这个模块进行配置,经过IO口进行时钟的输出用以验证配置的正确性。(DCOCLK有点复杂,这里只测试源时钟是XT1和XT2的ACLK、SMCLK、MCLK的输出)测试 组成          基础时钟模块由如下三个时钟模块组成:spa        ACLK(Auxiliary clock,辅助时钟) AC
相关文章
相关标签/搜索