VHDL的port map映射时出现1166052WARNING - logical net 'clkin' has no load.

在使用lattice domiand时,出现了下面示图现象,一个输入信号总是出现在unconnected栏里,也即意味着你不能绑定管脚。 logical net 'clkin' has no load. input pad net has no legal load. 虽然是警告,但是这样你的功能就无法正常的测试实现了。 经过几次的反复检查代码,并没有发现这个管脚的代码有逻辑问题,或有被优化的问题
相关文章
相关标签/搜索