DDR3/4_IP核应用--vivado

  参考资料 《pg150-ultrascale-memory-ip》   以该手册的脉络为主线，对DDR3/4控制器进行探讨。 1.IP核结构     根据官方提供的资料，IP核主要划分为三个部分，分别是用户接口，内存控制器以及物理层接口。对于用户来说，我们需要研究清楚的是用户接口部分内容，其余两部分只需了解即可，这里就不展开论述。     读写效率 X8是表示，该内存颗粒的数据总线为8bit。

>>阅读原文<<