31条指令单周期cpu设计(Verilog)-(四)数据输入输出关系表

说在前面 开发环境：Vivado 语言：Verilog cpu框架：Mips 控制器：组合逻辑 表格作用  这张表用于设计整体的数据通路图 （在第二篇中已经给出来了），而这张总图是用于设计Verilog代码整体结构的。  设计流程 在上一篇文章中分析了每一条指令的具体数据通路图 ，由于篇幅问题没有将单条指令的数据输入输出关系列举出来，所以就在这里整合一下（ 反正单条的数据通路图都有了） 步骤： 1

>>阅读原文<<