31条指令单周期cpu设计(Verilog)-(二)总体设计

说在前面 开发环境：Vivado 语言：Verilog cpu框架：Mips 控制器：组合逻辑 单周期处理器是指所有的指令在一个时钟周期内完成的处理器，尽管不同指令执行时间不同，但对单周期处理器而言，时钟周期必须设计成对所有指令都等长。在单周期处理器中，一条指令执行过程中数据通路的任何资源都不能被重复使用，因此，任何需要被多次使用的资源（如加法器）都需要设置多个，否则就会发生资源冲突。 总体设计

>>阅读原文<<