Verilog实现单周期CPU(部分MIPS指令集的指令)

这学期比较忙，好久没发博客了，先附上源码，等过完期末再补全博文 源码连接：https://github.com/AlexZhang267/Single-Cycle-CPU 注：我是在编辑器中写的，用Icarus Verilog编译运行的，没用vivado。git 单周期，没有pipeline，太简单了。。。不想写说明了，就是对着这张图写的。 github

>>阅读原文<<