AD18在拉线时，如何保证线与线的间距？

3W原则的认识 在PCB设计中，对于强干扰信号线和对干扰很敏感的信号线 产生的串扰，会存在于走线之间,这种不良影响不只与时钟或周期信号有关,并且也会对系统中其余的重要走线,数据线、地址线、控制线和IO产生影响。问题的大多数来自时钟和周期信号,它们间的串扰将引发其余部分的功能性问题。 因此在时钟走线、差分线、视频、音频，复位线，以及其余系统关键电路等,多个高速信号线长距离走线的时，为了减小线与线之间

>>阅读原文<<