【厉害了FPGA】Verilog实现接收帧数据的一种方法（帧数据同步搜索检测）

    FPGA和其余设备进行通讯的时候，若是传输的是大量数据，确定须要打包（组帧）进行传输，并且都须要有帧头和校验位来确保帧数据传输正确。今天说一下最近本身作的一个项目涉及到的这个问题。spa     当FPGA做为接收端去接收帧数据的时候，即便保证一帧数据的帧头是正确的，并且校验位是正确的也不能百分百保证这帧数据正确接收了，可能状况：一、数据传输有错误，可是错误的数据也获得了同样正确的校验位；

>>阅读原文<<