7天搞定FPGA精录&总结Episode.2 实例入手,体验Robei【基于Robei与Verilog HDL】

我感觉吧,在当前的高校圈,大佬很多,但是很多都没有好好在学习。其实我个人对学习的定义是很严格的,即使是做出了优秀的作品,目的是获得分数和虚荣,也不能叫做学习。 我在读书的时候,看到有工程师这样谈:任何包括集成电路设计在内的工程问题的学习,初学者都会经历感兴趣→迷茫→头疼→失去兴趣→悟道→加深兴趣→痴迷的过程。笔者曾经热爱理论数学的学习,但是因为种种原因没有进入自己心仪的大学。现在看来也不失为一件好
相关文章
相关标签/搜索