SDRAM的读写

SDRAM的读/写时序与突发长度spa 数据输出(读)设计 在选定列地址后,就已经肯定了具体的存储单元,剩下的事情就是数据经过数据I/O通道(DQ)输出到内存总线上了。可是在CAS发出以后,仍要通过必定的时间才能有数据输出,从CAS与读取命令发出到第一笔数据输出的这段时间,被定义为CL(CAS Latency,CAS潜伏期)。因为CL只在读取时出现,因此CL又被称为读取潜伏期(RL,Read La
相关文章
相关标签/搜索