SDRAM突发读写注意

序言 最近的项目须要在设计一个SDRAM控制器，用于存储一段采样数据，而后等待上位机下发指令，把数据上报。采用连续突发读写模式BL为4，时钟50MHz。缓存 SDRAM器件型号为MT48LC16M16A2。（4M*16*4banks），从上面的信息咱们能够了解到，该SDRAM的数据总线为16bit,行地址有13根（8K），列地址为9根，有4个BANK。工具   问题现象          项目中的

>>阅读原文<<