VHDL入门基础——状态机（2）

VHDL基础语法（6）——状态机篇（2） Mealy状态机 状态机的输出是由当前输入和当前状态共同决定的 假设此时有一个状态机有三个状态，s0(000),s1(010),s2(100)。起始状态为s0，同时在din信号的作用下，改变其状态值。din=1时：s0->s1->s2->s0，但是与之前Moore所不同的是，输出并不等于下个状态所对应的输出，s0->s1(001);s1->s2(011);

>>阅读原文<<