Verilog描述——时序逻辑电路浅析

时序逻辑电路浅析 时序电路时状态依赖的，因此又称为状态机。这里只限于讨论有限数量的存储单元构成的状态机，于是其状态数是有限的，称为有限状态机FSM(Finite State Machine)。web 时序逻辑电路具备如下主要特征：异步 时序逻辑电路由组合电路和存储电路组成； 时序逻辑电路的状态与时间因素有关，即时序电路在任一时刻的状态变量不只是当前输入信号的函数，并且仍是电路之前状态的函数，时序电

>>阅读原文<<