verilog写的三分频

笔试的时候有一道题目要求设计三分频电路，晕，想了半天想不出来，回到宿舍里才动手写了出来，以下：设计 其实3分频电路有不少种方法，这里选用其中一种：先求出两个占空比为1/3的频率波形，注意分别为上升沿触发和降低沿触发，最后两个信号波形进行或运算，代码以下：3d module san(  input clk,  input rst,  output clk_3 );blog reg [1:0]cnt;

>>阅读原文<<