verilog二分频代码&verilog三分频代码

1.二分频app 首先要明白，二分频分的是输入时钟的频率，即CLK的频率。测试 思路：在每次CLK的上升沿或者降低沿让输出Q翻转不就完成频率的二分了吗？设计 代码：input     module div_2 (q,clk,reset); //   输出q，输入时钟CLK，同步复位信号RESET.     output q;     input reset;     input clk;    

>>阅读原文<<