FPGA作业3:ROM的读取

1.点击file-new project wizard新建工程,工程名字为“lab6”,然后next-next,选择cyclone旗下的EP3C16F484芯片,点击next,,再点击finish完成工程的创建。 2.点击file-new新建verilog HDL file,输入程序代码,以“lab6.v”的名字保存,如图所示: 然后右键“lab6.v”,选择“create symbol file
相关文章
相关标签/搜索