FPGA 作业一

高速EDA设计 作业一 一 实验前注意事项 1 实验流程 新建bdf文件画出电路图 编译，编译后才能在node finder中找到相应管脚 新建vwf文件，先用node finder添加需要观察的信号，然后设置激励 观察波形 2 node finder使用 打开vwf文件后，在信号导航栏右击鼠标，选择insert->insert node or bus 确认原理图编译完成后，点击node find

>>阅读原文<<