内存可见性、原子性及有序性

计算机的存储结构以下图 其中cache高速缓存是cpu的一部分,通常cpu操做内存的数据(读写)会先判断数据是否在cache上有副本,有的话避免操做主内存直接从cache上操做副本。而后再在特定时机将cache的数据同步至主内存。web 内存数据可见性: 单核cpu不存在可见性问题,由于全部的数据操做均是操做同一cache上的数据,但目前的应用服务器通常是多核cpu,这样每个cpu上均有一个cac
相关文章
相关标签/搜索