内存可见性、原子性及有序性

计算机的存储结构如下图 其中cache高速缓存是cpu的一部分，一般cpu操作内存的数据（读写）会先判断数据是否在cache上有副本，有的话避免操作主内存直接从cache上操作副本。然后再在特定时机将cache的数据同步至主内存。 内存数据可见性： 单核cpu不存在可见性问题，因为所有的数据操作均是操作同一cache上的数据，但目前的应用服务器一般是多核cpu，这样每一个cpu上均有一个cache

>>阅读原文<<