【第一季】CH05_FPGA设计Verilog基础（二）Enter a post title

【第一季】CH05_FPGA设计Verilog基础（二） 5.1状态机设计 状态机是许多数字系统的核心部件，是一类重要的时序逻辑电路。通常包括三个部分：一是下一个状态的逻辑电路，二是存储状态机当前状态的时序逻辑电路，三是输出组合逻辑电路。通常，状态机的状态数量有限，称为有限状态机（FSM）。由于状态机所有触发器的时钟由同一脉冲边沿触发，故也称之为同步状态机。 根据状态机的输出信号是否与电路的输入有

>>阅读原文<<