【 FPGA 】FIR 滤波器的架构

下面将展示FIR滤波器核可用的滤波器架构 1 乘累加(MAC)结构(Multiply-Accumulate) 用单个乘累加器引擎实现的基于 MAC 的 FIR滤波器的简化视图: 将单个 MAC 实现扩展到多个 MAC,可以实现更高性能的滤波器,例如支持更多滤波器系数、更高采样速率以及更多通道等。 实现MAC 结构的FIR滤波器主要需要使用 加法器、乘法器以及存储资源。 FIR滤波器 IP核支持两种
相关文章
相关标签/搜索