FPGA笔试题4

答：Q->A->D时间：tCo+tComA+tSu=0.1+9.9+1 = 11ns Q->B->D时间：tCo+tComB+tSu = 0.1 + 24 + 1 = 25.1ns 因此能够看出Q->B->D时间是更大的，只有知足了这个时间要求，整个系统才是正常的，因此最大的时钟是：（1/25.1 *10^3）Mhz 保持时间不影响时钟频率web 答：能够看出这是两个时钟，快时钟到满时钟，另外脉冲

>>阅读原文<<