时序约束之 set_multicyle_path （1）

在launch clk和capture clk在同一时钟域的情况下。下图摘自ug903. 默认情况下，setup和hold的关系如下： 设定约束：（使得setup edge后移3个Tcapture_clk，此时时序分析工具会默认将hold edge在setup edge的前1个Tcapture_clk） set_multicycle_path  3  -setup  -from [get_pins

>>阅读原文<<