时序约束之 set_multicyle_path （2）

（本文参考xilinx官方文档，ug903） 本文讲解launch clk和capture clk在不同时钟域的情况。分两种情况讲解，slow to fast和fast to slow，即慢时钟到快时钟和快时钟到慢时钟域。 一、slow to fast 做如下假设：Tclk1 = 3Tclk2 在默认情况下，setup edge和hold edge的关系如下： 使用如下约束： set_multic

>>阅读原文<<