【FPGA学习笔记】PLL IP核的使用

1、pll简介 PLL(锁相环)对时钟网络进行系统级的时钟管理和偏移控制，具备时钟倍频、分频、相位偏移和可编程占空比的功能。web FPGA整个系统使用一个时钟或者经过编写代码的方式对时钟进行分频是能够完成的，可是对于稍微复杂一点的系统来讲，系统中每每须要使用多个时钟和时钟相位的偏移，且经过编写代码输出的时钟没法实现时钟的倍频，所以学习Altera PLL IP核的使用方法。编程 2、PLL IP

>>阅读原文<<