verilog 条件编译命令`ifdef、`else、`endif 的应用

【摘自夏宇闻《verilog设计教程》】一般情况下，Verilog HDL源程序中所有的行都将参加编译。但是有时希望对其中的一部分内容只有在满足条件才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，而当条件不满足是则编译另一部分。            条件编译命令有以下几种形式：            1)   `ifdef 宏名 (标识

>>阅读原文<<