FPGA基础学习(3) -- 跨时钟域处理方法

原文链接：https://www.cnblogs.com/rouwawa/p/7501319.html 文章主要是基于学习后的总结。 1. 时钟域 假如设计中所有的触发器都使用一个全局网络，比如FPGA的主时钟输入，那么我们说这个设计只有一个时钟域。假如设计有两个输入时钟，如图1所示，一个时钟给接口1使用，另一给接口2使用，那么我们说这个设计中有两个时钟域。 2. 亚稳态 触发器的建立时间和保持时

>>阅读原文<<