FPGA 高级设计：时序分析和收敛

今天给大侠带来FPGA 高级设计：时序分析和收敛，话不多说，上货。     这里超链接一篇之前的STA的文章，仅供各位大侠参考。 FPGA STA(静态时序分析) 什么是静态时序分析？静态时序分析就是Static Timing Analysis，简称 STA。它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当

>>阅读原文<<