基于FPGA的多功能时钟（verilog语言）

基于FPGA的多功能时钟（verilog语言） 设计内容 设计方案 原理图 引脚分配图 实验项目及详细文档 设计内容 基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能 数字钟功能：可以显示时、分、秒。 调时功能：可以校正时间。 闹钟功能：能对设置的时间进行蜂鸣器提醒。 秒表功能：能对设置的时间进行倒计时。 日期设置功能：可以显示年月日并进行设置。 设计方案 主要功能模块说明： 控制模

>>阅读原文<<