1、 FPGA系统同步复位异步释放设计

FPGA系统同步复位异步释放设计 FPGA逻辑设计属于硬件范畴，不是简单的代码实现，更需要有很多的硬件知识积累。 1.1 寄存器和锁存器 要理解时序电路需要理解里面的两个基本单元寄存器（register）和锁存器（latch）。寄存器：又叫触发器（flip flop），也可以说成D触发器。寄存器是边沿触发，就是在时钟翻转的时候才对输入端采样，然后经过触发器内部电路延时输出采样结果。因此触发器是依存

>>阅读原文<<